Page 113 - Kỷ yếu hội thảo khoa học quốc tế - Ứng dụng công nghệ mới trong công trình xanh , lần thứ 8

96 TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT - ĐẠI HỌC ĐÀ NẴNG

Nói cách khác, hàng rào thế năng đối với các electron thời, DIBL, biểu thị hiệu ứng kênh dẫn ngắn trong
trong kênh được hạ xuống. Do đó thuật ngữ hạ thấp linh kiện FET gây ra bởi việc giảm điện áp ngưỡng,
rào thế được sử dụng để mô tả hiện tượng này [12]. tăng mạnh khi độ dài cổng FinFET giảm. Đó là do
ảnh hưởng của thế cực máng lên điện thế kênh tăng
lên khi chiều dài cổng giảm [13]. Điều này cho thấy
rõ rằng việc hạ thấp rào thế do dòng cực máng chỉ
chiếm ưu thế khi chiều dài kênh dẫn rất ngắn. Đó là
bởi vì khi khoảng cách giữa cực máng và nguồn giảm
đi cùng với việc giảm chiều dài cổng, điện thế kênh sẽ
trở dễ bị triệt tiêu hơi sự xâm lấn của điện trường cực
máng, dẫn đến điểm áp ngưỡng gây ra bởi điện thế
cực cổng VG sớm hơn.
Bảng II. Thông số kỹ thuật của FINFET
cổng đôi với chiều dài cổng khác nhau
L I off V th DIBL
I on/I off
(nm) (A/µm) (V) (mV/V)
-4
Hình 2. Đường đặc tính ID-VG tại điện áp đặt 20 5,5 × 10 2,9 ~0 456
-6
VD =0.05V và 1.0V. Kết quả khảo sát được 40 9,8 × 10 105 0,25 248
-8
thực hiện tại 300K. 60 1,0 × 10 8,5 × 10 4 0,44 104
-10
3.2. Ảnh hưởng của chiều dài điện cực cổng L đến 80 1,9 × 10 4,0 × 10 6 0,49 88
đặc tính linh kiện 3.3. Ảnh hưởng của độ rộng kênh dẫn W đến đặc
tính linh kiện

Hình 4. Đường đặc tính ID-VG theo sự thay đổi của độ
Hình 3. Đường đặc tính ID-VG theo sự thay đổi của rộng kênh dẫn W tại điện áp đặt VD = 1.0 V
chiều dài điện cực cổng L tại điện áp đặt VD = 1.0V Đặc tính dòng - áp ID-VG của FinFET có kênh dẫn
Hình 3 cho thấy đặc tính hoạt động của FinFET có với chiều dài cổng L = 40nm theo độ rộng kênh W
kênh dẫn với độ rộng kênh W = 30nm theo độ dài khác nhau được trình bày trên hình 4. Linh kiện sử
cổng L khác nhau. Linh kiện sử dụng SiO2 làm điện dụng SiO2 làm điện môi cực cổng với độ dày
môi cực cổng với độ dày tox = 2,5nm được khảo sát tại tox = 2,5nm được khảo sát tại 300K. Kết quả khảo sát
300K. Kết quả khảo sát cho thấy, khi chiều dài cực cho thấy, càng giảm độ rộng kênh dẫn W thì giá trị
cổng giảm từ 80 nm xuống 20 nm giá trị dòng ngưng
dẫn Ioff tại VG = 0V tăng thể hiện dòng rò tăng theo dòng ngưng dẫn Ioff tại VG = 0V càng giảm, thể hiện
sự giảm độ dài L. Với L = 80nm giá trị dòng ngưng dòng rò giảm theo sự giảm độ rộng kênh dẫn W. Với
-10
dẫn trong khoảng 10 A/µm nhỏ hơn rất nhiều so với W = 10nm giá trị dòng ngưng dẫn trong khoảng 10
-10
điện cực cổng có L = 20nm. A/µm nhỏ hơn rất nhiều so với kênh dẫn có độ rộng
W = 40nm.
Sự ảnh hưởng của chiều dài cực cổng đến đặc tính
hoạt động của linh kiện được thể hiện chi tiết trong Sự ảnh hưởng của độ rộng kênh đến đặc thông số
bảng II. Kết quả cho thấy, khi L có giá trị càng cao thì kỹ thuật của FinFET được thể hiện chi tiết trong bảng
3. Kết quả thể hiện qua thông số hoạt động cho thấy,
hệ số mở/đóng linh kiện thể hiện qua tỷ lệ dòng Ion/Ioff W càng tăng thi hệ số mở/đóng của linh kiện càng
càng cao cùng với sự gia tăng điện áp ngưỡng Vth do giảm mà nguyên nhân do sự gia tăng dòng rò theo độ
cải thiện được dòng rò như đã giải thích ở trên. Đồng rộng kênh. Giá trị điện áp ngưỡng Vth giảm theo sự

ISBN: 978-604-80-9122-4