Page 114 - Kỷ yếu hội thảo khoa học quốc tế - Ứng dụng công nghệ mới trong công trình xanh , lần thứ 8

th
HỘI THẢO KHOA HỌC QUỐC TẾ ATiGB LẦN THỨ TÁM - The 8 ATiGB 2023 97

gia tăng của độ rộng kênh dẫn đến DIBL tăng [13]. kích thước nano. Hay nói cách khác vật liệu có hệ số
Đối với các linh kiện FinFET cổng đôi, độ rộng kênh điện môi cao có thể giảm thiểu hiệu ứng kênh ngắn
nhỏ hơn tạo thành hiệu ứng liên kết cực cổng mạnh trong việc thu nhỏ FinFET một cách hiệu quả.
hơn trên kênh dẫn và do đó duy trì điện áp ngưỡng Vth Bảng IV. Thông số kỹ thuật của FINFET cổng đôi
ở giá trị cao hơn. sử dụng vật liệu điện môi cực cổng khác nhau
Bảng III. Thông số kỹ thuật của FINFET
cổng đôi với độ rộng kênh khác nhau I off V th DIBL
Vật liệu I on/I off
W I off V th DIBL (A/µm) (V) (mV/V)
I on/I off -6
(nm) (A/µm) (V) (mV/V) SiO 2 9,8 × 10 105 0.25 248
-8
-11
10 3,5 × 10 1,8 × 10 7 0,52 68 TiO 2 2,1 × 10 7,7 × 10 4 0.39 75
Để phân tích rõ hơn sự tác động của vật liệu điện
20 3,3 × 10 2,5 × 10 4 0,41 136
-8
môi đối với hoạt động của linh kiện, đặc biệt trong
-6
30 9,8 × 10 105 0,25 248 việc hạn chế hiệu ứng kênh dẫn ngắn, điện trường
trong hoạt động của Si FinFET được khảo sát và trình
-3
40 1,2 × 10 11 ~0 460 bày trong hình 6. Kết quả cho thấy rõ rằng điện
trường tại điểm tiếp xúc cực máng, cực nguồn với
3.4. Ảnh hưởng của lớp điện môi đến đặc tính
linh kiện kênh dẫn giảm đáng kể khi sử dụng vậ liệu điện môi
cực cổng là TiO2 thay cho SiO2. Sự sụt giảm điện
Kết quả trình bày ở trên cho thấy, dòng rò có tác trường này là yếu tố quan trọng để giảm giá trị DIBL
động rất lớn đến hiệu suất hoạt động của linh kiện Si của linh kiện do điện trường cao gây ra tại tiếp xúc.
FinFET. Một trong những giải pháp đó là có thể giảm
độ dày của lớp điện môi cực công (tox). Tuy nhiên Sự giảm đáng kể về chiều cao rào thế tiếp xúc đến
việc giảm tox có thể tăng hiệu ứng điện trường tác kênh do điện trường cao làm cho hạt mang điện có thể
động vào kênh, nhưng đồng thời nếu lớp điện môi cực di chuyển qua kênh dẫn từ cực nguồn tới cực máng
cổng quá mỏng thì đặc tính cách điện sẽ không thể liên tục làm giảm dòng rò, nâng hệ số mở/đóng cũng
đảm bảo do tác động bởi hiệu ứng đường hầm sẽ tạo như tăng điện áp ngưỡng Vth.
ra dòng rò từ cực cổng vào kênh và làm giảm hiệu
suất của linh kiện [14]. Để khắc phục thì việc sử dụng
các vật liệu điện môi có hệ số điện môi cao thường
được sử dụng để thay thế SiO2. Trong nghiên cứu
này, TiO2 (εr = 40) được sử dụng làm lớp điện môi
cực cổng. Đặc tính dòng - áp của linh kiện Si FinFET
sử dụng lớp điện môi SiO2 và TiO2 được khảo sát và
trình bày trong hình 5 và thông số kỹ thuật hoạt động
được tổng hợp trong bảng IV.

Hình 5. Đường đặc tính ID-VG tại điện áp đặt
VD = 1.0V khi thay đổi vật liệu điện môi SiO2 và TiO2 Hình 6. So sánh điện trường được tạo ra trong
với W = 30nm, L = 40nm, độ dày lớp điện môi 2.5nm Si FinFET sử dụng vật liệu điện môi
Kết quả khảo sát cho thấy, linh kiện sử dụng TiO2 (a) SiO2 và (b) TiO2 với độ dày lớp điện môi 2.5nm
có dòng rò nhỏ, hệ số mở/đóng cao, DIBL thấp hơn IV. KẾT LUẬN
so với linh kiện sử dụng vật liệu điện môi là SiO2.
Điều này cho thấy FinFET với vật liệu điện môi cao Tóm lại, trong nghiên cứu này, chúng tôi đã sử
có thể loại bỏ dòng rò một cách hiệu quả do giảm dụng công cụ tính toán dựa trên việc đưa ra các
DIBL bởi hiệu ứng kênh dẫn ngắn trong linh kiện có nghiệm tự phù hợp cho phương trình Poisson và

ISBN: 978-604-80-9122-4